Valerij Matrose

According to our database, Valerij Matrose authored at least 4 papers between 2006 and 2009.

Collaborative distances:

• Dijkstra number of six.
• Erdős number of five.

2009

Improved placement for hierarchical FPGAs exploiting local interconnect resources.

Valerij Matrose, Carsten Gremzow

Proceedings of the 22st Annual Symposium on Integrated Circuits and Systems Design: Chip on the Dunes, 2009

2008

Platzierverfahren zur effizienten Nutzung der lokalen Verdrahtungsressourcen hierarchischer FPGA-Architekturen.

Valerij Matrose

Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2008

2007

Clusteringverfahren zur effektiven Nutzung der Logikressourcen hierarchischer FPGA-Architekturen.

Valerij Matrose

Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2007

2006

Flächenplanung für FPGA-Architekturen mit heterogenen Verdrahtungsressourcen.

Valerij Matrose

Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2006