Hans Eveking
According to our database1,
Hans Eveking
authored at least 25 papers
between 1987 and 2011.
Collaborative distances:
Collaborative distances:
Timeline
Legend:
Book In proceedings Article PhD thesis Dataset OtherLinks
Online presence:
-
on dl.acm.org
On csauthors.net:
Bibliography
2011
Erzeugung von Operationseigenschaften aus UML Sequenzdiagrammen.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2011
Analyse von Gegenbeispielen bei Verifikation mit unvollständigen Eigenschaftssätzen.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2011
Using SystemVerilog assertions to relate non-cycle-accurate to cycle-accurate designs.
Proceedings of the 2011 IEEE International High Level Design Validation and Test Workshop, 2011
2010
Verwendung von UML Sequenzdiagrammen zur Spezifikation und Generierung von RTL Eigenschaftssätzen.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2010
Formale Verifikation von Systemeigenschaften unter Verwendung normalisierter formaler Spezifikationen.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2010
2009
Quantitative Qualitätsaussagen über Testbenches mittels formaler Eigenschaften.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2009
2008
Eine quantitative Vollständigkeitsanalyse für Eigenschaftssätze.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2008
2007
Proceedings of the 5th ACM & IEEE International Conference on Formal Methods and Models for Co-Design (MEMOCODE 2007), May 30, 2007
Methoden zur Verifikation von Kommunikationsstrukturen.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2007
Proceedings of the Formal Methods in Computer-Aided Design, 7th International Conference, 2007
A Case-Study in Property-Based Synthesis: Generating a Cache Controller from a Property-Set.
Proceedings of the Forum on specification and Design Languages, 2007
2006
Proceedings of the Forum on specification and Design Languages, 2006
2001
Informationstechnik Tech. Inform., 2001
Proceedings of the Sixth IEEE International High-Level Design Validation and Test Workshop 2001, 2001
2000
Formale Verifikation der Register-Allokation.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Frankfurt, Germany, February 28, 2000
1999
Automatische Synthese und Verifikation von RISC-Prozessoren.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 1999
Proceedings of the 1999 Design, 1999
Proceedings of the Correct Hardware Design and Verification Methods, 1999
Proceedings of the Advances in Computing Science, 1999
1994
Proceedings of the Proceedings EURO-DAC'94, 1994
1993
Proceedings of the 30th Design Automation Conference. Dallas, 1993
1991
Verifikation digitaler Systeme - eine Einführung in den Entwurf korrekter digitaler Systeme.
Leitfäden und Monographien der Informatik, Teubner, ISBN: 978-3-519-02249-7, 1991
1990
Proceedings of the European Design Automation Conference, 1990
Proceedings of the Computer Aided Verification, 2nd International Workshop, 1990
1987
Microprocess. Microprogramming, 1987